pow是电源开关,整句话翻译就牛头不对马嘴了。...
verilog代码?
module test( input [1:0] ina, input [1:0] inb, input in_sel, input clk, input clear, output reg out_a, output reg out_b ); wire eq0,eq1,eq2,eq3; wire [1:0] result; wire d1; wire d2; assign result = (in_sel)?inb:ina; assign {eq3,eq2,eq1,eq0}...